DDR1&2&3信號完整性測試分析技術探析
http://m.c-clan.cn 來源：孫燈亮新浪博客 時間：2009-06-26
隨著DDR總線速率的不斷提升，不論做主板設計或測試的工程師，還是做內(nèi)存條或DRAM芯片設計或測試的工程師都面臨DDR總線信號完整性測試分析的挑戰(zhàn)。對信號完整性工程師來說，DDR總線走線多，時序復雜，探測困難，是計算機系統(tǒng)中最復雜的總線。本文進行了DDR1&2&3信號完整性測試分析技術的探索，重點介紹了DDR總線架構，DDR2 667時鐘抖動測試方法，最差情況地址、命令總線測試方法和創(chuàng)新的數(shù)據(jù)總線眼圖和模板測試方法，希望對DDR信號完整性工程師有參考價值。
更多關于 的技術資料
免責聲明：
1、本網(wǎng)轉載作品目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點和對其真實性負責。
2、凡來源注明“檢測通”的所有作品，版權均屬檢測通網(wǎng)站，轉載使用本作品請注明來源。否則本網(wǎng)有權追究其相關法律責任。
3、如涉及作品內(nèi)容、版權和其它問題，請在30個工作日內(nèi)與本網(wǎng)聯(lián)系，我們將在第一時間處理！
